

Implémentons CYT VX8 !

Chemin de données



I. Cycle de données

Cycle de données

- Les instructions sont stockées dans la RAM. Pour être réalisée par le processeur, une instruction doit donc :
 1. Être récupérée dans la RAM
 2. Être décodée
 3. Être exécutée

Cycle de données


- Les instructions sont stockées dans la RAM. Pour être réalisée par le processeur, une instruction doit donc :
 1. Être récupérée dans la RAM (**via le PC/IP**)
 2. Être décodée (**via le décodeur**)
 3. Être exécutée (**via l'ALU / les registres**)

Cycle de données

- Les instructions sont stockées dans la RAM. Pour être réalisée par le processeur, une instruction doit donc :
 1. Être récupérée dans la RAM (via le PC/IP) -> **FETCH**
 2. Être décodée (via le décodeur) -> **DECODE**
 3. Être exécutée (via l'ALU / les registres) -> **EXECUTE**

Cycle de données

- Les instructions sont stockées dans la RAM. Pour être réalisée par le processeur, une instruction doit donc :
 1. Être récupérée dans la RAM (via le PC/IP) -> **FETCH**
 2. Être décodée (via le décodeur) -> **DECODE**
 3. Être exécutée (via l'ALU / les registres) -> **EXECUTE**
- Ce sont les trois opérations fondamentales de l'exécution d'une instruction.



- Chaque étape prend un cycle d'horloge.

Fetch-Decode-Execute

- Le cycle Fetch-Decode-Execute permet :
 - ✓ La synchronisation des différents modules du processeur
 - ✓ Fonctionnement plus simple/séparation de différents modules
 - ✓ **Le parallélisme** du déroulement d'une instruction.
- Une instruction prend donc 3 cycles d'horloge pour être traité par le processeur.
- Mais le nombre de cycles pour effectuer un programme n'est pas 3 fois le nombre d'instructions !

Fetch-Decode-Execute

- Les trois étapes se font en parallèle :

	cycle 1	cycle 2	cycle 3	cycle 4	cycle 5	cycle 6
Instruction 1	Fetch	Decode	Execute			
Instruction 2		Fetch	Decode	Execute		
Instruction 3			Fetch	Decode	Execute	
Instruction 4				Fetch	Decode	Execute

Fetch-Decode-Execute

CYCLE

FETCH

DECODE

EXECUTE

```
NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12
```

Fetch-Decode-Execute

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Fetch-Decode-Execute

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Fetch-Decode-Execute

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Fetch-Decode-Execute

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP
4	ADD R1 R2 R3	CNST 59 R2	CNST 38 R1

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Fetch-Decode-Execute

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP
4	ADD R1 R2 R3	CNST 59 R2	CNST 38 R1
5	STOR R1 0x12	ADD R1 R2 R3	CNST 59 R2

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Fetch-Decode-Execute

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP
4	ADD R1 R2 R3	CNST 59 R2	CNST 38 R1
5	STOR R1 0x12	ADD R1 R2 R3	CNST 59 R2
6	/	STOR R1 0x12	ADD R1 R2 R3

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Fetch-Decode-Execute

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP
4	ADD R1 R2 R3	CNST 59 R2	CNST 38 R1
5	STOR R1 0x12	ADD R1 R2 R3	CNST 59 R2
6	/	STOR R1 0x12	ADD R1 R2 R3
7	/	/	STOR R1 0x12

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

II. Chemin de données


Les modules pour Fetch-Decode-Execute

- Le module **FETCH** sert à stocker la prochaine instruction à réaliser provenant de la RAM d'instruction (ou de la ROM)
- Il est composé d'un registre **IF** (*Instruction Fetched*) de 24 bits (la taille d'une instruction).




Les modules pour Fetch-Decode-Execute

- Le module **DECODE** stocke également l'instruction à réaliser puis la décode
- Il est composé d'un registre **ID** (*Instruction Decoded*) de 24 bits (la taille d'une instruction).




Déroulé d'une instruction



- FETCH :**
- a) Le PC est incrémenté pour obtenir l'adresse de la prochaine instruction
 - b) L'instruction entre dans le registre IF

Déroulé d'une instruction



DECODE

a) Front montant d'horloge -> l'instruction va dans ID


b) Le décodeur décode l'instruction.

MAJ de

- Rin 1
- Rin2
- Rout
- LOAD CNST
- STOR

c) l'ALU fait l'instruction mais le résultat n'est pas stocké

Déroulé d'une instruction



DECODE
a) Front montant d'horloge -> mise à jour des registres de l'ALU (ou RAM)

Observation de l'exécution du code



```
NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12
```

Registre	Valeur
IP	0x00
IF	0x00
ID	0x0000
R1	0x00
R2	0x00
R3	0x00

Observation de l'exécution du code

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Registre	Valeur
IP	0x00
IF	NOP
ID	0x0000
R1	0x00
R2	0x00
R3	0x00

Observation de l'exécution du code

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Registre	Valeur
IP	0x01
IF	CNST 38 R1
ID	NOP
R1	0x00
R2	0x00
R3	0x00

Observation de l'exécution du code

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Registre	Valeur
IP	0x02
IF	CNST 59 R2
ID	CNST 38 R1
R1	0x00
R2	0x00
R3	0x00

Observation de l'exécution du code

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP
4	ADD R1 R2 R3	CNST 59 R2	CNST 38 R1

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Registre	Valeur
IP	0x03
IF	ADD R1 R2 R3
ID	CNST 59 R2
R1	0x38
R2	0x00
R3	0x00

Observation de l'exécution du code

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP
4	ADD R1 R2 R3	CNST 59 R2	CNST 38 R1
5	STOR R1 0x12	ADD R1 R2 R3	CNST 59 R2

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Registre	Valeur
IP	0x04
IF	STOR R1 0x12
ID	ADD R1 R2 R3
R1	0x38
R2	0x59
R3	0x00

Fetch-Decode-Execute

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP
4	ADD R1 R2 R3	CNST 59 R2	CNST 38 R1
5	STOR R1 0x12	ADD R1 R2 R3	CNST 59 R2
6	/	STOR R1 0x12	ADD R1 R2 R3

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Registre	Valeur
IP	0x05
IF	0x0000
ID	STOR R1 0x12
R1	0x38
R2	0x59
R3	0x91

Observation de l'exécution du code

CYCLE	FETCH	DECODE	EXECUTE
1	NOP	/	/
2	CNST 38 R1	NOP	/
3	CNST 59 R2	CNST 38 R1	NOP
4	ADD R1 R2 R3	CNST 59 R2	CNST 38 R1
5	STOR R1 0x12	ADD R1 R2 R3	CNST 59 R2
6	/	STOR R1 0x12	ADD R1 R2 R3
7	/	/	STOR R1 0x12

NOP
CNST 38 R1
CNST 59 R2
ADD R1 R2 R3
STOR R3 0x12

Registre	Valeur
IP	0x06
IF	0x0000
ID	0x0000
R1	0x38
R2	0x59
R3	0x91